Co-Packaged Optics（CPO）とは？仕組み・メリット・課題を解説
Co-Packaged Optics（CPO）は、スイッチASICやGPUなどの高性能チップと光学エンジン（送受信）を同一パッケージに統合し、電気配線によるI/Oの限界を超えることを狙う実装アーキテクチャです。
AIクラスタや大規模データセンターでは帯域要求が急拡大する一方、消費電力・実装密度・信頼性・保守性がトレードオフになりやすく、CPOはその解を与える有力候補として注目されています。
本記事では、CPOが求められる背景、仕組み、構成要素、プラガブル光との違い、メリットと課題、標準化動向、今後の展望までを体系的に整理します。
CPOが注目される背景：AI・データセンターのI/Oの壁
AIワークロードのスケールに伴い、チップの演算性能だけでなく、ラック内外のI/Oが電力・密度・帯域の面でボトルネック化しています。CPOはこのI/Oの壁を越えるためのアプローチとして位置づけられます。
データセンターのネットワークは、計算資源の性能向上に合わせてスイッチ容量やリンク速度が上がり続けています。しかし高速化するほど、チップからフロントパネルまで電気で運ぶ区間の損失が増え、補償回路が必要になり、I/Oが電力と熱の主役になっていきます。
特にAIクラスタでは、GPUなどの計算性能を上げても、データをやり取りするI/Oが詰まると全体の効率が落ちます。結果として電力を増やしても学習が速くならない局面が出てきます。
CPOは電気配線で無理をする前提をやめ、チップの近くで光に変えてしまうことで、損失・補償・実装密度の問題をまとめて緩和する狙いがあります。I/Oの壁が厳しい領域ほど、CPOの価値が大きくなります。
電気I/Oの限界と電力・ラック密度の課題
高速SerDesは世代が進むほど、同じ距離を銅配線で伝えるのが難しくなります。挿入損失が増えると、送信側のプリエンファシスや受信側のイコライザだけでは足りず、リタイマーやDSPなどの補償ブロックが入りやすくなります。
この補償は信号を通すための必需品ですが、レーン数に比例して電力が積み上がり、発熱も増えます。I/O電力が増えると冷却設計が厳しくなり、ラックあたりの実装密度も下がります。
またフロントパネルのケージやコネクタ、太い銅配線の取り回しは物理的な面積と高さを占有します。パネル面の密度が上限になると、スイッチASICの能力を上げても外に出せる帯域が頭打ちになり、システム全体の設計自由度が失われます。
GPU間通信とスイッチ帯域の拡大が生むボトルネック
大規模AIでは、学習中に複数GPUが頻繁にデータを交換します。特にall-to-allに近い通信が増えると、ネットワーク側の帯域とレイテンシが学習時間を左右し、GPUは計算ではなく通信待ちで止まりやすくなります。
スイッチのポート／リンク速度は800Gb/sや1.6Tb/s級へ進み、スイッチASIC全体の総スループットも拡大しています。その一方で、フロントパネルの光モジュール数、モジュールの消費電力、モジュールが吐く熱、配線の複雑さがシステム制約として支配的になります。
ここで詰まるのは光そのものより、チップから光モジュールまで電気で運ぶ区間と、それを成立させるための補償回路、そしてパネル密度です。CPOはこの支配要因をパッケージ内に寄せ、短距離電気と高密度光で再設計する発想です。
CPOの仕組み：光エンジンをパッケージに統合する
CPOの本質は、電気信号から光信号へ変換する地点をチップ近傍（同一パッケージ内）へ移し、長い銅配線区間を最小化することにあります。これにより損失・補償回路・電力をまとめて削減できます。
従来のプラガブルでは、ASICから基板配線とコネクタを経てフロントパネルのモジュールに到達し、そこで電気から光へ変換します。つまり最も高速な信号を、損失が大きい銅配線である程度の距離運ぶ必要がありました。
CPOではこの変換地点をパッケージ内へ移し、ASICと光エンジンを極短距離で接続します。長い銅配線をなくすほど、信号品質を保つための余計な回路や電力が要らなくなります。
重要なのは、単に光を近づけるだけでなく、どこまでを電気で、どこからを光で運ぶかの境界線を変えることです。境界線を動かすと、電力、熱、密度、テスト、保守の条件がまとめて変わるため、CPOはアーキテクチャ転換として扱われます。
電気→光の変換ポイントが変わる意味
プラガブル構成では、ASICの高速I/Oは基板上を走り、コネクタを通り、ケージに収まるモジュールに入ってから光になります。この区間は損失と反射、クロストークの影響を受けやすく、設計マージンを稼ぐために回路・電力・実装面積を使います。
CPOではASIC近傍でE/O変換し、パッケージ外へ出るのは光になります。光ファイバーは高帯域を低損失で運べるため、パネル密度を別の形で稼ぎやすく、銅配線の取り回し制約も軽くなります。
また変換ポイントを寄せると、遅延の要因になりやすい補償回路や長配線が減ります。レイテンシは単独では小さく見えても、規模が大きいクラスタでは同期や輻輳の影響と組み合わさって効いてくるため、CPOの価値はスケールするほど表面化します。
SerDes距離短縮による損失・SI改善
SerDes出力から光エンジンまでの電気配線が短くなると、挿入損失が下がり、反射点も減り、クロストークの影響も抑えやすくなります。結果として、同じエラーレートを満たすために必要なイコライゼーション量やリタイマー段数を減らせる可能性が出ます。
SIが改善すると、設計が楽になるだけでなく、動作マージンが増えます。マージンは温度や製造ばらつき、経年劣化への耐性に直結するため、実運用での安定性に効きます。
さらに補償ブロックの削減は、消費電力だけでなく、発熱源の削減にもなります。熱は光学特性にも影響するため、電気側の損失を減らすことが、光側の安定性にも波及する点がCPOの設計上の肝です。
CPOのアーキテクチャと構成要素
CPOは光をパッケージに入れるだけで成立せず、光集積回路、光源、電気I/F、実装・結合技術など多要素の最適化が必要です。主要構成と設計観点を押さえることが導入判断の近道になります。
CPOを現実の製品にするには、光の回路を担うPIC、電気の制御や駆動を担う回路、光源、そしてそれらをパッケージ内で高歩留まりに組み上げる実装技術が揃う必要があります。どれか一つだけ強くても、総合性能は出ません。
またCPOはネットワーク機器全体の構造にも影響します。フロントパネルの役割、ファイバーの引き回し、管理インターフェース、テスト方法、故障時の切り分け手順まで変わるため、部品ではなくシステムとして最適化する発想が求められます。
設計の現場では、電力だけでなく、温度、光結合損失、信号品質、製造ばらつき、保守を同時に扱う必要があります。CPOはマルチフィジックスの問題になりやすく、ここが従来のプラガブル中心の設計と難しさが違う点です。
シリコンフォトニクス（SiPh）と光変調器
シリコンフォトニクスは、シリコン上に導波路やカプラ、変調器、受光器などの光機能を集積し、光の配線と処理を小型にまとめるための基盤技術です。CPOでは、高密度で多レーンを扱うため、PICによる集積が実装上の前提になりやすいです。
変調器は電気信号を光に乗せる中心部品で、代表的な方式としてマッハツェンダー型（MZM）やリング型があります。一般にMZMは広帯域や直線性を取りやすい一方でサイズや損失、駆動条件の設計が効き、リング型は小型・低電力を狙いやすい一方で温度感度や共振制御が課題になりがちです。
どの方式が有利かは、目標帯域、許容損失、温度環境、制御回路の複雑さで変わります。CPOではパッケージ内の温度分布が読みづらいため、温度変動に強い設計か、温度制御を込みで成立させる設計かを早い段階で決めることが重要です。
レーザー方式とノイズ特性（RIN・線幅）
CPOの光源は大きく、外部レーザー（ELS）で光を供給してパッケージへ導く方式と、オンパッケージまたはオンチップでレーザーを持つ方式に分けられます。ELSは交換性や熱分離の点で運用上のメリットがある一方、結合損失や光配線の複雑さが増え、光パワーバジェットの設計が難しくなります。
一方、オンパッケージまたはオンチップ光源は、光源とPICの間の光路を短くし、高密度化しやすい反面、レーザーは温度に敏感で信頼性要求も厳しいため、冷却や保護設計が重要になります。CPOは電気ダイの発熱が近いため、熱クロストークを抑える構造が成立条件になります。
光源評価では、RIN（相対強度雑音）や出力安定性が、主にIM-DD方式の受信SNRやBERに影響します。レーザー線幅は、コヒーレント方式や波長選択性の高い構成で特に重要です。必要条件は変調方式、受光器、DSP、伝送距離によって変わるため、光源は単体性能ではなくリンク全体で評価する必要があります。
電気配線・コネクタ削減がもたらす省電力効果
CPOの省電力は、光デバイスが低電力だからというより、電気で無理をする部分を削れることが本質です。長距離の基板配線、コネクタやケージ、リタイマーやDSPなど、帯域を稼ぐための付帯要素が減るほど、システム全体のI/O電力が下がります。
電力は単に合計Wが減るだけでなく、熱源の位置と密度が変わります。フロントパネルに集中していた発熱がパッケージ近傍に寄ると、冷却の設計方針も変わるため、電力評価はシステムの熱設計とセットで見る必要があります。
また実装面積の削減は、配線の自由度やポート密度に効きます。将来の更なる帯域拡大では、電力だけでなく実装可能な物理密度が先に限界になることがあるため、コネクタ削減の価値は長期的に大きくなりやすいです。
従来方式との違い：OSFPなどプラガブル光との比較
CPOはプラガブル光（OSFP/QSFP-DD等）を置き換える概念として語られますが、優劣はどこに制約があるかで決まります。比較軸を明確にして適用領域を切り分けます。
プラガブル光は、現場交換が容易で、サプライヤーを分けやすく、成熟した運用と供給網があるのが強みです。一方で高速化するほど、ASICからモジュールまでの電気区間を成立させるための電力と熱、パネル密度が重くなります。
CPOはその重い部分をパッケージ側へ吸収し、高密度・低損失の光接続を前提に再設計します。ただし統合するほど、製造や検査、保守の難度は上がり、障害時の影響範囲も大きくなります。
つまりCPOは万能な置き換えではなく、フロントパネル密度やI/O電力が支配的になった領域で特に効く選択肢です。逆に交換性や柔軟な調達が最優先の領域では、プラガブルの価値が残ります。
どこで損失・消費電力・実装制約が生じるか
プラガブルでは、損失源がASICからフロントパネルまでの銅配線とコネクタに集中します。高速化に伴い、リタイマーやDSPで波形を補正する必要が増え、その電力と発熱がシステムの制約になります。さらにフロントパネルはケージや放熱の物理スペースに縛られ、ポート密度が上げづらくなります。
CPOはこれらを減らせる反面、制約はパッケージ内に移ります。光結合の歩留まり、パッケージ内の熱分布、光源の扱い、故障時の切り分けと交換性が課題になり、運用の思想も変わります。
重要なのは、損失と電力がどこにあるかを見える化し、どの制約が最も高くつくかで選ぶことです。電力削減だけを見て判断すると、保守性や供給のリスクで総所有コストが上がるケースもあるため、システム要件から逆算する必要があります。
CPOのメリット：性能・電力・スケール
CPOの導入価値は、単なる省電力に留まらず、帯域密度・レイテンシ・将来スケールの確保にあります。どの指標がどのメカニズムで改善するのかを整理します。
CPOの最大の利点は、高速I/Oを銅配線で頑張る設計をやめられる点です。これによりI/Oの電力と熱を抑えながら、同じ筐体サイズでより大きな総帯域を実装しやすくなります。
また補償回路が減ればレイテンシ要因も減ります。レイテンシは単体の数nsよりも、巨大クラスタでの輻輳制御や同期オーバーヘッドと組み合わさったときに効いてくるため、CPOは規模が大きいほど効きやすい特徴があります。
さらに将来の帯域拡大では、フロントパネルの物理密度が先に限界になる可能性があります。CPOは光接続の取り回しと密度の設計自由度を上げることで、次世代のスケールに備える選択肢になります。
エネルギー効率（pJ/bit）改善の狙い
I/Oの効率はpJ/bitで語られることが多く、同じ帯域をより少ないエネルギーで運べるかが評価軸になります。CPOでは、銅配線区間の短縮によって必要な補償量が減り、DSPやリタイマーを減らせることがpJ/bit改善の大きな要因です。
評価時の注意点は、どこまでをI/O電力に含めるかです。光源電力をシステム側で共有するのか、モジュール側に含めるのかで見かけのpJ/bitは変わります。比較する際は、電気I/F、光エンジン、レーザー、制御回路、冷却に必要な電力の境界条件を揃えることが重要です。
またpJ/bitは単独で良くても、温度条件や劣化を見込んだマージン設計で悪化することがあります。目標値は実験室のピークではなく、量産ばらつきと運用温度を含めた実効値で見るのが実務的です。
CPOの課題：実装・信頼性・保守性
CPOはパッケージ統合ゆえに、製造・検査・熱・現場運用で新しい難しさが生まれます。採用可否を左右する代表課題と設計上の対策の方向性をまとめます。
CPOは光をパッケージに入れる分、作り方と直し方が難しくなります。性能だけでなく、歩留まり、テスト方法、故障時の影響範囲が採用判断を左右します。
また光は温度や結合状態に敏感で、電気ダイの発熱と同居させると相互作用が起きます。電気の最適化が光の不安定化を招くこともあるため、熱と光の同時最適化が必要です。
さらに運用面では、プラガブルのような即時交換がしづらいことが大きな変化です。MTTRを悪化させないための冗長化やモジュール分割など、設計思想を含めた対策が求められます。
アライメント、検査、量産性のハードル
CPOではファイバーアレイなど外部光配線とPICを高精度に結合する必要があり、アライメントが量産上の重要課題になります。パッシブアライメントで済ませられれば量産性は上がりますが、許容差が厳しいとアクティブアライメントが必要になり、時間とコストが増えます。
歩留まりの観点では、パッケージング後に不良が見つかると損失が大きくなります。そのため各ダイや光エンジンを事前に検査してknown-goodとして揃える、あるいは工程内でのテストポイントを設けるといった設計が重要になります。
テストも難しく、電気だけでなく光の入出力をどう自動化して検査するかが課題になります。量産に必要なのは最高性能より再現性であり、検査可能な設計に落とし込めるかが商用化の分岐点になります。
温度管理（レーザー温度・SerDes電力）と冷却設計
CPOでは高発熱の電気ダイと、温度に敏感なPICやレーザーが近接します。電気側の温度上昇が光の損失や波長安定性に影響し、逆に光側のヒーターやレーザーの発熱がパッケージ内の温度分布を変えるなど、熱クロストークが起きやすくなります。
温度変動は、リング型変調器の共振ずれやレーザー出力変動などとして表れ、リンクマージンを食います。結果として制御回路や温度調整のための電力が必要になり、せっかくの省電力効果を相殺するリスクがあります。
対策としては、ヒートスプレッダやコールドプレートなど冷却機構と、光デバイスの配置や断熱構造を合わせて設計することが重要です。ダイ単体ではなく、筐体・風量・冷媒まで含めたシステムレベルの熱解析が前提になります。
交換不能問題と冗長化設計
プラガブルの強みは、故障したモジュールを現場で即交換できる点です。CPOでは光エンジンがパッケージに統合されるため、同じ感覚での交換が難しく、故障時にスイッチ全体の停止や引き抜きが必要になる可能性があります。
この交換不能問題は、MTTRの悪化だけでなく、運用手順や予備品戦略、保守人材のスキル要件にも波及します。つまり技術課題であると同時に、運用コスト課題でもあります。
対策の方向性としては、冗長レーンや冗長光源で故障を吸収する設計、故障率が支配的になりやすい光源を外部レーザーとして分離する設計、サービス性を考慮したモジュール分割などがあります。重要なのは、止められないシステム要件から逆算して、どこまでを統合しどこを分離するかを決めることです。
標準化動向：OIF／IEEEの検討ポイント
CPOの普及には、マルチベンダーで組める電気I/F・光I/F・管理・テスト方法の標準化が重要です。OIFは共同パッケージングのフレームワーク、3.2T光モジュール、外部レーザー用ELSFPなどの仕様を策定しています。一方、IEEE 802.3は主にEthernetのリンク速度や電気・光インターフェース要件を扱っており、CPOパッケージそのものを一括して標準化する組織ではありません。両者の対象範囲を区別して動向を確認する必要があります。
CPOは部品を統合するため、インターフェースがブラックボックス化しやすく、ベンダーロックインの懸念が出やすい領域です。そのため業界全体では、マルチベンダーで相互接続できる前提を作るために標準化の議論が進みます。
検討ポイントは大きく、電気側の接続仕様、光側の接続仕様、管理と監視、テストと検証手順に分かれます。特に実装位置がパッケージ内になることで、従来のフロントパネル前提の管理モデルがそのまま使えない部分が出てきます。
また標準化が未成熟な段階では、同じCPOでも実装形態や境界が異なる製品が混在し、比較が難しくなります。導入検討では規格名だけでなく、どこまでが相互運用の対象で、どこが各社独自領域なのかを見極めることが重要です。
今後の展望：コヒーレントCPO、チップレット統合
帯域要求がさらに伸びる将来に向け、CPOはコヒーレント化やチップレット/3D実装と結びつきながら進化していきます。ロードマップの方向性を整理します。
将来のスイッチ容量がさらに大きくなると、同じ筐体に収めるために、より高い帯域密度とより低いpJ/bitが必要になります。その延長で、CPOはより集積度の高い光電融合へ進み、実装の中心がモジュールからパッケージへ移っていく可能性があります。
一つの方向性がコヒーレント技術の取り込みです。コヒーレントはDSPなど複雑さが増える一方、伝送距離やリンク条件の自由度を上げやすく、データセンター内の接続形態が多様化したときに有利になる場面が出ます。どの距離レンジでコヒーレントCPOが意味を持つかが焦点になります。
もう一つがチップレット統合と3D実装です。光I/OチップレットとスイッチASICを同一パッケージで組むことで、機能ごとに最適なプロセスを選びやすくなり、コストと歩留まりの現実解を作りやすくなります。CPOは単体技術というより、チップレット時代のI/O設計の一部として定着していく流れです。
CPO（Co-Packaged Optics）の要点まとめ
最後に、CPOを理解・比較・検討するうえで押さえるべきポイントを、背景→仕組み→メリット/課題→今後の順に要約します。
CPOは、電気I/Oが高速化で限界に近づき、補償回路の電力とフロントパネル密度がボトルネックになってきたことを背景に登場しました。AIクラスタのようにI/Oが効率を左右する環境ほど、効果が出やすい考え方です。
仕組みの核心は、電気から光への変換ポイントをチップ近傍へ移し、長い銅配線を最小化することです。これによりSIマージンが改善し、DSPやリタイマーなど付帯要素を減らせる可能性が高まります。
一方でCPOは、光結合の量産性、テストの難しさ、熱クロストーク、交換性の低下といった統合ゆえの課題を抱えます。導入判断では、pJ/bitや帯域密度だけでなく、歩留まりと運用設計、冗長化を含めた総所有コストで評価することが重要です。
標準化は相互運用性と供給リスクを左右するため、OIFやIEEEの動向を見ながら、どこが共通化され、どこが独自実装として残るのかを把握する必要があります。
今後はコヒーレント技術やチップレット/3D実装と結びつき、CPOはよりシステム寄りのI/Oアーキテクチャとして進化していきます。まずは自社のボトルネックが電力・密度・保守のどこにあるかを特定し、CPOが効く条件を見極めることが検討の出発点になります。
関連製品・関連事例
CPOや光通信モジュールの製造・評価工程では、光学部品の位置や角度を高精度に管理することが重要です。カツラ・オプト・システムズでは、対象物の傾き（θX・θY）と変位（Z）を非接触で同時に測定できるセンサをご用意しています。