チップレット実装で重要になる位置合わせ技術とは
チップレット実装は、複数ダイを高密度に接続して1パッケージ化するため、従来以上に位置合わせ（アライメント）が性能・歩留まり・信頼性を左右します。
配線や接続点が微細になるほど、わずかなずれがオープンやブリッジ、抵抗上昇などの不良につながり、さらに熱や反りでずれが工程中に増幅することもあります。
本記事では、2.5D/3D/ヘテロジニアス統合での要求の違い、精度指標の考え方、位置ずれ要因、工程別の実装アライメント技術、検出・計測手法、そして技術選定のポイントまでを体系的に整理します。
チップレット実装で位置合わせが重要な理由
チップレットはダイ間接続点（バンプ等）の微細化・高密度化が進むため、わずかな位置ずれが接続不良や特性劣化に直結しやすくなります。
チップレットの価値は、良品ダイを組み合わせて全体の歩留まりと開発柔軟性を上げられる点にあります。しかし実装で位置合わせを外すと、せっかくの良品同士でも接続部だけで不良になり、最終歩留まりが一気に悪化します。ここがモノリシックSoCと違い、実装が歩留まりのボトルネックになりやすい理由です。
位置ずれは単なる導通不良だけでなく、信号品質や電源品質にも効きます。接続面積が想定より減ると接触抵抗が増え、局所発熱やIRドロップが増えて動作限界が下がることがあります。また高速I/Oでは、接続の非対称がスキューや反射を生み、マージンを削ります。
さらに厄介なのは、位置合わせは一度合わせて終わりではない点です。仮固定、加圧、加熱、樹脂充填、冷却の各段階で、熱膨張差や反りで相対位置が動きます。そのため、設計要求を満たすには装置の位置決め精度だけでなく、工程中にずれを増やさない条件設計と、ずれを検出して補正する計測体系が必要になります。
チップレット実装の方式と位置合わせの要求
2.5D（横方向の高密度配線）と3D（垂直積層）では、見えるマーク・変形モード・許容公差が異なり、ヘテロ統合でさらに条件が複雑化します。
位置合わせ要求は、実装形態で大きく変わります。2.5Dは同一面内で複数ダイを並べ、インターポーザやRDL上の配線に合わせ込むのが中心です。一方3Dは上下方向の積層で、裏面マークの視認や厚みばらつき、積層による応力の蓄積が効いてきます。
また、接続方式がマイクロバンプか、Cu-Cuのハイブリッドボンディングか、TSVを介するかで、必要な合わせ精度と工程窓が変わります。特にハイブリッドボンディングは表面状態の影響が大きく、位置ずれだけでなく平坦性とパーティクル管理まで一体で考える必要があります。
ヘテロジニアス統合では材料やプロセス条件が揃わないため、同じ合わせ手順を横展開しにくいのが現実です。設計段階から共通のマーク仕様、基準座標、許容公差の持たせ方を決め、実装側で補正できる前提を作ることが、後工程の難易度を大きく下げます。
2.5D実装（インターポーザ）での位置合わせ
2.5Dでは、チップレットのマイクロバンプ（またはCuパッド）とインターポーザ側RDL/パッドの相対位置が本質指標になります。面内のX-Yずれに加えて回転ずれが効きやすく、ダイが大きいほど回転が端部で大きな位置ずれに変換されます。
インターポーザの平坦性と反りは、見た目以上に合わせ込みを難しくします。局所的な反りがあると、同じ焦点条件で全マークが鮮明に見えず、マーク読取り誤差が増えます。さらに加熱で反り形状が変わると、実装直前に合わせても接合時に相対位置が変わるため、温調条件と反り管理が精度の一部になります。
実装上は再作業性も重要です。2.5Dは複数ダイを搭載するため、1つのチップレット不良で全体廃棄にしないためにリワークを想定することがあります。その場合、マークの残存性、再実装時の基準の取り直しやすさ、熱履歴での寸法変化を前提に、位置合わせの基準点設計と工程順序を組む必要があります。
3D実装（積層）での位置合わせ
3D積層では、上ダイと下ダイのマークが同時に見えない場面が増え、裏面からの観察や透過観察が必要になります。表裏マークの整合、ウェハ薄化後の取り扱い、封止やキャリア越しの観察など、視認性が精度要求と直結します。
接続方式によって要求はさらに変わります。TSVとバンプでの積層は一定の工程窓が得られる一方、Cu-Cuハイブリッドボンディングはパッド同士の直接接合でピッチが小さく、位置ずれの許容が厳しくなりやすいです。加えて接合面の平坦性と表面粗さ、酸化膜管理が不十分だと、位置が合っていても未接合が出るため、アライメントと表面プロセスの同時最適化が必須になります。
積層は応力と熱の影響が累積し、ずれが増幅しやすいのも特徴です。段差や厚みばらつきがあると加圧時に局所変形が起き、接合開始のタイミングが場所によってずれてスリップを誘発します。そのため、厚み管理、段差設計、加圧プロファイル、温度ランプをセットで最適化し、ずれが動く前に固定できる工程窓を作ることが重要です。
ヘテロジニアスインテグレーションで難しくなる点
ヘテロ統合が難しい最大の理由は、熱膨張係数（CTE）や弾性率など材料特性が揃わず、加熱・冷却で相対位置が動きやすい点です。ロジック、メモリ、アナログ、RF、パワーなどを混在させるほど、サイズ・厚み・メタライズがバラバラになり、同じ温度プロファイルでも変形モードが変わります。
マーク設計の不一致も実務上の落とし穴です。コントラストが出ない表面処理、封止材越しに見えない配置、マークサイズや線幅が画像処理に適していないなど、装置性能以前に検出が不安定になります。位置合わせは計測の問題でもあるため、マークを共通仕様に寄せることが、最終的に装置の能力を引き出す近道になります。
設計段階で効くのは共通基準とDFMです。どの層を絶対基準にするか、ダイ側と基板側の基準点の取り方、補正モデル（回転だけか、スケールや歪みまで許容するか）を合意しておくと、後工程での補正自由度が上がります。結果として、装置選定や量産立ち上げが速くなり、工程内の原因切り分けもしやすくなります。
位置合わせ精度を決める指標と要求値の考え方
必要精度は「何を基準に、どの誤差を含めて評価するか」で変わるため、オーバレイと実装公差を分けて設計し、接続ピッチから逆算して要求値を定めます。
位置合わせの議論が噛み合わない典型は、同じ精度という言葉で別のものを指していることです。装置カタログの位置決め精度、マーク検出精度、接合後の実測ずれ、さらには電気特性に効く実効ずれは一致しません。まず指標を揃え、どこで測る値を最終KPIにするかを決める必要があります。
要求値の決め方は、接続ピッチと不良モードからの逆算が基本です。許容ずれを狭く設定しすぎると設備投資とタクトが跳ね上がり、広くしすぎると歩留まりと信頼性を落とします。設計側でパッド形状やオーバーラップの取り方を工夫して工程窓を確保し、実装側では誤差の内訳を分解して支配要因から潰すのが現実的です。
また、平均ずれよりばらつきが重要なケースが多い点にも注意が必要です。平均はオフセット補正で詰められても、ばらつきはマーク品質、反り、温調、吸着の安定性など複数要因の積で決まり、工程能力として残ります。量産では分布で管理し、外れ値の発生メカニズムを潰すことが歩留まりに直結します。
オーバレイ精度と実装公差
オーバレイ精度は、基準となる2つのパターン（例：ダイのバンプ列と基板のパッド列）の相対位置誤差を指します。重要なのは、単なるステージの繰り返し精度ではなく、マーク読取り誤差、ステージ誤差、画像処理の再現性、材料の変形まで含めたトータルとしての相対誤差で評価することです。
実装公差は、接合後に要求される機能を満たすために許される誤差の枠で、電気的・機械的な成立条件から決まります。例えば、接触面積が一定以上必要、隣接パッドと短絡しない、接合界面のせん断耐性が確保できるなど、複数条件の最小値が実装公差になります。
現場では公差解析（公差の積み上げ）で設計と製造をつなぎます。各誤差を「一定方向に偏る成分（補正できる）」と「ランダム成分（ばらつく）」に分け、どこまでが装置補正で吸収でき、どこからが工程改善テーマかを明確にします。これにより、精度要求をただ厳しくするのではなく、投資対効果の高い改善に集中できます。
バンプ・ピッチと接続不良の関係
バンプやパッドのピッチが小さいほど、許容できる位置ずれは急激に小さくなります。これは単に幾何学的な理由だけでなく、微細化すると接合界面の許容欠陥（ボイド、未接合、酸化残り）も相対的に効きやすくなり、位置ずれが接触面積低下に直結するためです。
代表的な不良モードは、オープン（未接続）、ブリッジ（短絡）、接触抵抗増大です。位置ずれが大きいとオープンやブリッジが増え、位置ずれが中程度でも接触面積が減って抵抗が上がり、温度サイクルで劣化しやすくなります。電気検査で初期は通っても、信頼性試験で脱落するケースがあるため、位置合わせは初期歩留まりだけでなく寿命にも効きます。
自己整合（表面張力で中心に寄る）を前提にすると、微細ピッチでは期待通りに寄らない場面が増えます。はんだ量が小さい、濡れ性が不均一、酸化や汚染がある、加圧条件で摩擦が大きいなどで自己整合力が弱くなり、むしろスリップや傾きが支配的になります。したがって、ピッチ縮小が進むほど、初期アライメントの精度と工程中のずれ抑制が重要になります。
位置ずれを生む要因と対策
位置ずれは「熱」「機械」「界面」の複合要因で発生するため、材料選定・温度プロファイル・固定/加圧条件・反り管理をセットで最適化する必要があります。
位置ずれの要因は単独ではなく連鎖します。例えば、反りで焦点が外れてマーク検出がぶれ、ぶれた状態で加圧すると局所的に先に接触してスリップが起き、さらに加熱でCTE差が効いてずれが拡大するといった具合です。どこか1点だけ対策しても再発しやすいのはこのためです。
対策の基本は、ずれを生む力を減らすか、ずれても戻せる状態で固定するか、ずれを検出して補正するかの三択です。材料と構造で熱変形を減らし、プロセス条件でスリップを抑え、計測でドリフトを見える化して補正する、という組み合わせが量産では強いです。
重要なのは、最終的に位置ずれとして観測される現象を、工程内のどのタイミングで生んでいるかを切り分けることです。アライメント直後は良いのに接合後に悪いのか、あるロットだけ悪いのか、温度条件で再現するのかを整理すると、熱起因か機械起因か界面起因かを絞れます。原因の仮説が立てられれば、対策も単なる経験則ではなく、狙いを持って打てるようになります。
熱膨張差と反り（ワーページ）
CTEミスマッチは、加熱時に材料ごとの伸びが異なることで相対位置が動く現象です。ダイ、インターポーザ、基板、キャリア、封止材など複数材料が重なるため、温度が上がるほど面内スケールが変化し、位置合わせにとっては「合わせた座標系そのものが変形する」問題になります。
反り（ワーページ）は、マークの見え方と実効精度の両方を悪化させます。反りで高さが変わると焦点が合わず、画像処理が不安定になります。また反りは面内の局所スケール変化を伴うため、中心は合っても端が合わないといった現象が起きます。特にウェハや大面積インターポーザではこの影響が顕著です。
対策は材料・治具・温調の三層で考えます。低CTE材料の選定や積層構造の対称化で反りの発生を抑え、キャリアやチャックで反りを拘束し、実装時の温度分布を均一化して時間変化を減らします。さらに、複数点マークでスケールや歪みを推定して補正できる装置・レシピにしておくと、反りがゼロでなくても工程能力を確保しやすくなります。
ボンディング時の変形とスリップ
ボンディング時は、加圧、真空引き、界面摩擦、樹脂やフラックスの流動などが同時に起き、ダイが微小に変形したり滑ったりします。アライメントは合っていたのに接合後にずれる場合、このスリップが原因であることが多いです。
スリップが起きやすい条件は、接触開始が局所的であること、摩擦係数が不安定なこと、流体が偏って潤滑や浮きが出ることです。例えば段差やパーティクルで一部が先に当たると、そこを支点に回転が入り、位置ずれが増えます。
対策としては、プリボンド固定で相対位置を先に拘束する、荷重をゆっくり立ち上げて滑りにくいタイミングで接合を進める、表面の清浄度と粗さを管理して摩擦・濡れ性のばらつきを減らす、仮固定材や接着条件を最適化するといった方法があります。重要なのは、位置合わせ装置の精度を上げるだけでは解決せず、接合の力学を安定化させる工程設計が不可欠な点です。
工程別の位置合わせ技術
同じチップレット実装でも、フリップチップとD2W/W2Wではアライメント戦略が異なり、マーク検出と変形補正の設計が工程能力を決めます。
工程が違うと、合わせる対象の自由度と誤差の出方が変わります。個片ダイを実装するフリップチップでは、ピック&プレースの誤差や吸着のばらつきが効きます。ウェハ同士を合わせるW2Wでは、反りやスケール誤差など「大面積の形状誤差」をどう補正するかが主題になります。
また、同じマーク合わせでも補正モデルを変えるだけで結果が変わります。2点合わせで回転まで補正するのか、複数点でスケールと非線形歪みまで推定するのか、どこまでを装置側補正に任せるかで、タクトと精度のバランスが変わります。
量産で重要なのは、最高精度を一度出すことではなく、繰り返し再現できることです。装置・治具・材料・レシピを含む工程能力としての位置合わせを作り込み、インライン計測でドリフトを早期に検出して補正する運用まで含めて工程設計を行う必要があります。
フリップチップ実装のアライメント
フリップチップでは、ダイ側と基板/インターポーザ側のマークを読み、X-Yと回転（θ）を補正して搭載します。ここで支配的になりやすいのは、吸着ノズルの偏心、ダイの保持角度、ピックアップ時の位置ずれ、搬送中の微小なずれなど、機械要因による再現性の差です。
リフローや接合時に自己整合が働く場合もありますが、それに頼り切るのは危険です。微細ピッチでは自己整合力が弱く、濡れの非対称や酸化、加圧条件で期待通りに寄らず、むしろブリッジや偏りを招くことがあります。自己整合は誤差を吸収する補助として扱い、初期アライメントで不良モードに入らない位置に置くことが前提です。
実務では、マークの読みやすさと吸着・搭載の安定性を同時に改善します。例えば、マークを汚れに強い形状にする、照明条件を最適化する、ノズルの校正と交換管理を徹底する、ダイの反りや厚みばらつきを吸着条件に反映するなどです。これらは地味ですが、量産の位置合わせばらつきを確実に下げます。
ダイ・ツー・ウェハ／ウェハ・ツー・ウェハのアライメント
D2W/W2Wは高精度要求になりやすく、複数点マークで回転だけでなくスケール（拡大縮小）や歪みを補正する考え方が重要です。ウェハは温度や拘束条件で寸法が変わるため、単純な剛体合わせでは端部のずれが残り、接続密度が高いほど歩留まりに直結します。
ウェハ反りの扱いも要点です。反りが大きいとマークの焦点と位置が場所によって変わり、読み取り誤差が面内で系統的に変化します。拘束して平坦化するのか、反り形状を計測して補正するのか、または両方を組み合わせるのかを決め、装置が対応できる反り量を超えない設計・プロセスにする必要があります。
トレードオフはスループットと歩留まりです。多点計測や高倍率観察は精度を上げますがタクトを押し上げます。一方で計測を減らすと、反りや温度ドリフトを見逃して不良が増えます。量産では、工程能力に対して必要最小限の計測点数と補正頻度を決め、SPCでドリフトが出たときだけ計測を増やすなど、運用で最適化するのが現実的です。
主要な検出・計測手法
高精度アライメントには、マーク設計と検出方式（可視/IR）に加え、インライン計測でのフィードバック制御まで含めた計測体系が重要です。
位置合わせの精度は、装置の機械精度よりも「正しく見て正しく測れているか」で頭打ちになることが多いです。マークが汚れや反射で見えない、焦点が合わない、画像処理が条件で揺れる、といった要因は、どんな高精度ステージでも補えません。
そのため、マーク設計は実装技術の一部として扱うべきです。どの工程でどの波長で見るか、封止後に見る必要があるか、表面処理でコントラストが落ちないかを前提に、マーク形状と配置、冗長性を決めます。
さらに、実装後にずれを測って補正する仕組みがないと、量産ではドリフトに負けます。材料ロットや装置状態、温度環境のわずかな変化が平均値を動かすため、インライン計測で実測値を取り、オフセットやスケールを更新する閉ループを作ることが、歩留まりを安定させる王道です。
光学アライメントマークと画像処理
可視光によるマーク検出は最も一般的で、カメラ画像からエッジ検出や相関処理でマーク中心を推定します。精度は画素サイズだけで決まらず、照明の当て方、反射率、表面テクスチャ、汚れや酸化膜でコントラストが変わると大きく悪化します。
画像処理が安定するマークの条件は、輪郭が明確で、対称性があり、背景とのコントラストが高いことです。ラインが細すぎると加工ばらつきや汚れに弱く、太すぎると中心推定が鈍くなります。また、マークは1つに頼らず複数配置し、片方が汚れてももう片方で推定できる冗長化が量産向きです。
実装設計では、マークの近くに高反射金属やパターン密度の高い領域を置かないなど、周辺環境も含めて設計します。現場では照明条件を変えるだけで検出の分散が半分以下になることもあり、装置レシピの最適化は「最後の微調整」ではなく工程能力の主要要素です。
IR透過アライメント
IR透過アライメントは、シリコンが特定波長の赤外光を透過する性質を利用し、表面からは見えない裏面や重ね合わせマークを検出する方法です。積層時の合わせや、封止や薄化後に基準を取り直したい場面で有効です。
一方で、材料と厚みで透過性が変わり、条件によってはコントラストが不足します。金属層や不透明な封止材、厚いSi、散乱の大きい層があると、像がぼけたり暗くなったりして検出分散が増えます。そのため、IRで見る前提ならマーク材料や層構成を含めて設計段階で整合させる必要があります。
IRカメラの分解能と光学系も精度に直結します。視野を広く取ると1画素あたりの実寸が大きくなり、微細ピッチの要求には届きにくくなります。必要精度に応じて、観察倍率、視野、マークサイズのバランスを取り、工程で必要な範囲だけを高精度で見る設計にするのが現実的です。
インライン検査とフィードバック制御
インライン検査は、実装後の位置ずれを定量化し、工程に戻して補正するための仕組みです。重要なのは、良否判定だけで終わらせず、ずれ量を数値で記録し、装置のオフセットやスケール補正、温度条件の見直しに使うことです。
統計的工程管理（SPC）を使うと、平均値のドリフトとばらつきの悪化を分けて監視できます。平均が動くなら装置補正や治具の再校正が効きやすく、ばらつきが広がるならマーク汚れ、反り変動、吸着不安定などの要因を疑う、といった切り分けが可能になります。
歩留まり改善は、測って直すループの速さで決まります。計測点の設計、データの取り方、異常時のアクション（計測頻度アップ、レシピ変更、材料ロット隔離）まで決めておくと、問題が起きたときに原因不明のまま損失が広がるのを防げます。
位置合わせ技術の選定ポイント
最適な位置合わせ技術は接続方式と実装形態で大枠が決まり、そのうえで装置能力・タクト・歩留まりをKPI化して比較することが重要です。
位置合わせ技術の選定は、まず接続方式と実装形態で「必要な合わせ精度」「許容される熱履歴」「見えるマーク条件」が決まり、そこで候補が絞られます。次に、反りや材料ばらつきといった現実の変動を織り込んで、量産で勝てる工程能力が出るかを評価します。
ポイントは、装置スペックの最大値ではなく、実際のワーク条件での工程能力です。例えば、反りがある状態での検出再現性、マーク汚れが一定割合で出たときの冗長性、温度ドリフトの補正頻度など、現場の揺らぎを入れた評価が必要です。
最後に、歩留まりとタクトのトレードオフをKPIで明文化します。高精度のために計測点数や整定時間を増やすとコストが上がりますが、歩留まりが上がれば総コストは下がる場合があります。CoO（Cost of Ownership）で比較できる形に落とすと、技術選定がブレにくくなります。
インターポーザ有無と接続方式で選ぶ
2.5Dでインターポーザを使う場合、面内配線密度が高く、相対位置の再現性が性能に直結します。マイクロバンプ中心なら、一定の工程窓を前提に装置補正と自己整合を組み合わせやすい一方、ピッチ縮小に伴いオーバレイ管理が厳しくなります。
有機RDLや大判パネル系の基材では、熱や湿度で寸法が動きやすく、スケール補正や温調の重要度が増します。材料変動を前提に、どのタイミングで基準を取り、どこまでを補正するかを決めることが選定の肝になります。
3D積層でTSV接続、マイクロバンプ、Cu-Cuハイブリッドなどを選ぶ場合は、要求精度だけでなく、マーク検出手段（可視かIRか）、表面プロセスの難易度、熱履歴の制約もセットで比較します。特にハイブリッドは、位置合わせ技術単体では成立せず、表面平坦化、洗浄、パーティクル管理を含む統合技術として選ぶ必要があります。
装置能力・タクト・歩留まりで評価する
装置能力の評価軸は、位置決め精度だけでなく、補正自由度（回転、スケール、歪み補正の可否）、対応できる反り量、マーク検出のロバスト性、温調安定性などです。カタログ値は理想条件のことがあるため、実ワークでの再現性（ばらつき）を重視します。
タクトは単純な処理時間だけでなく、計測点数、焦点合わせ、整定待ち、エラーリトライ、リワークの発生率まで含めて見ます。精度不足で不良が増えれば、後工程の検査・解析・作り直しで実質タクトはさらに悪化するため、工程全体で評価するのが重要です。
歩留まり評価では、不良解析のしやすさもKPIになります。どのマークで合わせたか、補正値がどうだったか、実測ずれがどう分布したかが追えると、改善が早くなります。最終的にはCoOで、設備費、材料ロス、タクト、人手、解析コストまで含めて比較し、量産で勝てる選択に落とし込みます。
まとめ
チップレット実装の位置合わせは、方式（2.5D/3D/ヘテロ統合）に応じた要求定義、公差設計、ずれ要因の潰し込み、工程別アライメントと計測フィードバックの統合で最適化できます。
チップレット実装では、位置合わせが接続品質だけでなく、性能マージン、信頼性、最終歩留まりを決めます。微細ピッチ化が進むほど、装置精度だけでなく、工程中にずれを増やさない力学と熱設計が重要になります。
2.5Dと3Dでは、見えるマークや変形モードが異なり、ヘテロ統合ではCTE差やマーク不一致が難易度を押し上げます。方式ごとに要求を定義し、オーバレイと実装公差を分けて公差解析で現実的な要求値に落とすことが、設計と製造の共通言語になります。
最後は、検出・計測とフィードバック制御を含む量産運用で差がつきます。マーク設計、可視/IRの検出方式、インライン計測とSPCをつないで閉ループを作ることで、ドリフトに強い位置合わせ工程を構築できます。